

# ファクシミリの現状と将来 -日本の伝統芸となった通信技術- (HardはSoftで実現可能)

画像電子学会研究会 招待講演資料  
Egretcom (株) 水谷 幹男

2016年3月3日

# 目次


---

1. ファクシミリの出荷台数と用途の変化
2. ファクシミリの構成要素
3. QAM変調の仕組み
4. 電話網のVoIP回線移行と課題
5. MATLABコーディング
6. CPU速度の進化
7. ハードモデムからソフトモデムへ

---

# 1. ファクシミリの出荷台数と用途の変化

# ファクシミリの出荷統計（1980～2010）




「デジタルファクシミリと複合機の出荷統計台数(含む輸出)」

「出典：一般社団法人情報通信ネットワーク産業協会発行  
通信機器中期需要予測の年度出荷実績」

\*)M. O. T. T 代表取締役  
小川睦夫氏からの提供資料

# 工業会統計に見るファクシミリの現状 (2010~2019)

## 販売台数推移(万台)



\*)M. O. T. T 代表取締役  
小川睦夫氏からの提供資料

# ファクシミリの用途の変化

---

## 1. インターネットメールの普及

- ・個人用途のパーソナルFAXは減少しているが
- ・法人用途のビジネスFAX・MFPは増加の一途で、輸出も含め現在でも年間1600万台が出荷されている。

## 2. 個人情報管理の徹底


- ・顧客情報の流出を警戒
  - >クレジットカード／電子マネーのカード発行登録
  - >免許証のコピーをFAXで送信

## 3. インターネットのセキュリティ不信

- ・弁理士／弁護士への顧客情報通信
- ・銀行／保険業務全般のFAX使用増加
- ・外交金融等官庁文書のFAX使用増加

## 4. ==> EgretcomへのFAX受信NGの解析依頼増加

# FAXアナライザー ES-200




# FAXアナライザー ES-200


ES-200NJ ver1.8.0

wavフォルダ選択

121025-000\_s2\_s20140614T  
 121026-000\_s16\_s20140615  
 cdata\_20150801T180436\_en  
 cdata\_20150801T172655\_es  
 cdata\_20150801T172242\_en  
 cdata\_20150801T181932\_es  
 cdata\_20150801T181725\_es  
 cdata\_20150801T181519\_es  
 cdata\_20150801T181312\_es



121025-000\_s2\_s20140614T060404.wav  
 peakratio=3.0104, avr\_amp=-15.79[dB]



time(ms)=2580

小窓信号保存

Text\_Main Wave\_Main

Info\_window

```

3.42 <-----ToneA----->
3.46 <-----ToneAbar----->
3.50 -----ToneBbar----->
3.66 -----L1L2-----> L2=180msec
3.88 <-----ToneA2----->
3.96 <-----ToneB2----->
4.04 <-----InfoH----->
                                0C5D60
                                power_reduction_dB=0dB
                                Training_time=2450ms
                                Carrier_high=0
                                Pre-emphasis_filter_index=7
                                Symbol_rate=3429baud
                                Training_point=16
4.10 =====TRN (-17dB)=====>> EQM Value=1.846393
                                pllz1=-0.03476
6.76 =====cchC (-19dB)=====>>
6.76 <<====cchA (-30dB)=====<<
6.76 -----PPHC----->
6.84 <-----PPHA----->
7.14 -----MPh0C----->
                                1C00FFFC
                                Data_rate=33600bps
                                9C0EFFFF
                                Data_rate=33600bps
                                trellise=64
                                nonlinear_on=1
                                expand_on=1
                                Prec.coef(1)=real:+0.0193 imag:-0.0004
                                Prec.coef(2)=real:-0.0166 imag:+0.0000
                                Prec.coef(3)=real:+0.0139 imag:-0.0004
7.22 <-----MPh1A----->
7.26 <-----EA----->
7.30 <-----EC----->
7.70 <-----NSF-----> 00 00 79 00 00 00 82 0F
                    
```

TRN CDon 3429baud

Amplitude Reset

Wide Range set

Narrow range set

Sound on OFF

3

画像表示

画像窓消去

全画面JPEG保存

全画面JPEG印刷

録音 終了


Eye ON OFF



---

## 2. ファクシミリの構成要素


# G 3 - FAXの構成要素



# T. 30の革新性

## #T. 30:世界初の通信プロトコル(1979年)


- 通信制御情報と、画像情報をすべてデジタル化した。
- コマンド(命令)とそれへのレスポンス(応答)を定義し、確実にフローを前進させる、手順を定義した。
- 当時としては、最高速の9600bpsを画像転送に使用し、命令／応答は雑音に強い300bpsを使用した。
- 命令／応答は半2重手順、3way-handshake手順を基本とした。command→response→acknowledge
- データ通信規格・CCITT-MHSより6年前
- TCP/IPより7年前にプロトコルを規定していた。











---


## 3. QAM変復調の仕組み









# 各種モデム星座



V.29(9,600bps) 16ポイント




V.17(14,400bps) 128ポイント



V.34(33,600bps) 1,664ポイント



限界SN=20 \* LOG10(平均振幅 / 最少距離)



# モデム星座と限界SN

## ビット誤り率=10<sup>-6</sup>で比較

V <sub>xx</sub> -bps	限界SN[dB]	V <sub>xx</sub> -bps	限界SN[dB]
V27-2400	12.042	V34-14400	22.042
V27-4800	25.474	V34-16800	24.559
V29-7200	16.434	V34-19200	26.498
V29-9600	20.334	V34-21600	28.658
V17-9600	22.042	V34-24000	30.579
V17-12000	25.263	V34-26400	32.910
V17-14400	28.203	V34-28800	35.131
		V34-31200	36.892
		V34-33600	39.280

---

## 4. 電話網のVoIP回線移行と課題


# 電話網がVoIP回線に入れ替わる

---

1. 2020年までに、NTTの電話回線はすべて、IP電話網 (VoIP回線) に入れ替わる。
2. 末端のVoIP-TAが、アナログ信号を、 $\mu$ Law-64Kのデジタル信号に変換し、20m秒単位のRTPパケットとして、IP電話網で飛んでいく。
3.  $\mu$ Law-64Kで可能なモデム最高速度は、31.2Kbpsであるため、33.6KbpsのスーパーG3FAXは、いつも速度フォールバックが発生する。
4. 交換網が輻輳すると、20m秒単位のパケットロスが発生する。
5. VoIP-TAの水晶ズレで、jitter-bufferがオーバーフローまたはアンダーフローを起こし、これもパケットロスが発生する。
6. 2016年4月から、総務省通達により、キャリアが固定電話番号振りだしができる為には、FAX通信テストが義務付けられた。


# V o I P回線ーF A X疎通確認システム

- FAXシミュレータ (PC) +D/A変換機能有りNCU
- 簡易交換機 (アナログ)
- HUB
- FAXモニター (PC)
- ノイズ混入器




# VoIP回線の問題

VoIP回線でのFAX通信には、4個のDAと4個のADが関係する



送信ADと受信DAのサンプリングクロックが異なるのでJitter-bufでオーバーフローまたはアンダーフローが発生し、パケット損失が発生

# μ-L a w 6 4 Kの限界




**μLaw-64k回線の通信容量 (限界bps)**  
**=シンボル速度 \* 1.15 \* 8 (bps)**


Vxx	シンボル速度	限界bps
V27-2400	1200	11,040
V27-4800	1600	14,720
V29	2400	22,080
V17	2400	22,080
V34	3429	31,547
	3200	29,440
	3000	27,600
	2800	25,760
	2743	25,236
	2400	22,080




# 水晶ズレとPhase3受信中のEQM変動



水晶ズレ  
PLL安定  
0ppm




水晶ズレ  
PLL安定  
190ppm




水晶ズレ+  
300Hz雑音  
PLL不安定  
80ppm?

# 20msパケットロスによる、キャリア変化 =50Hzの整数倍キャリアは、位相連続


V 2 9  
1700Hz  
連続




V 1 7  
1800Hz  
連続



V 3 4  
1920Hz  
不連続



V 3 4  
1959Hz  
不連続




# 20ms パケットロスに強いモード

=赤：Symbol/Carr.共に50Hzの整数倍

↓ Symbol rate	Low-Carr. Low-end	Low-Carr. Center	Low-Carr. High-end	High-Carr. Low-end	High-Carr. Center	High-Carr. High-end
V27-1200	1200	1800	2400			
V27-1600	1000	1800	2600			
V29-2400	500	1700	2900			
V17-2400	600	1800	3000			
V34-2400	400	1600	2800	600	1800	3000
V34-2743	274	1646	3017	457	1829	3200
V34-2800	280	1680	3080	467	1867	3267
V34-3000	300	1800	3300	500	2000	3500
V34-3200	229	1829	3429	320	1920	3520
V34-3429	224	1959	3673			

# VoIP回線の問題の解消方法

VoIP-TAをスルーして、4個のDAと4個のADを全て撤廃する。



---

# 5. MATLABコーディング

# MATLAB活用のメリット

---

## ■ MATLAB言語の特徴

# 型宣言 / 配列宣言不要

# 変数のデフォルト=倍精度複素多次元配列の  
ダイナミックアロケーション

# インタープリター動作 (シミュレーション)

=> C言語変換 (組み込みソフト)

モデルベース開発が容易

## ■ ライブラリー関数の充実



# Digital信号処理ライブラリー、通信基本ブロックライブラリー、  
IPネットワークライブラリー

# PLOT関数の充実 → 信号図形表示が1行

# GUIが、VC / JAVA並みに容易



# S変換のfilter特性表示例

```
[b,a]=ellip(4,3,20,3000,'s');  
freqs(b,a); splane(b,a);
```



# Z変換のfilter特性表示例

```
[b,a]=ellip(4,3,20,3000/12000);  
freqz(b,a); zplane(b,a);
```






# Z変換後のZ関数の一般形

## デジタル回路のtransfer-function

$$\mathbf{b} = [b(1) \ b(2) \ \cdots \ b(n+1)]$$

$$\mathbf{a} = [1 \ a(2) \ \cdots \ a(n+1)]$$



# 2次フィルター特性の3次元表示方法

```
syms s x y t
```


```
real(x);real(y);s=x+i*y;
```

```
f=(s^2+1)/(s^2+s+1);
```

```
ezsurf(x,y,10*log(f*f'),[-6,0,-6,6])
```



Rotate3d on

$x = x, y = y, z = \log\left(\frac{(x+iy)^2+1}{(x+iy)^2+x+iy+1} \operatorname{conj}\left(\frac{(x+iy)^2+1}{(x+iy)^2+x+iy+1}\right)\right)$





# フィルター 4 Type

## Butterwoth




## Chebyshev 2

## Chebyshev 1




## Elliptic

# MATLABで記述したGUIの例ー1






# MATLABで記述したGUIの例ー2



# MATLABで記述したGUIの例ー3



# MATLAB-to-Cソース変換ー1

## MATLAB

```
function [xl,yl,preg]=precoder_f(ul,cl,pl,preg)
yl=ul+cl;
xl=yl-pl;
preg(3)=real(preg(2))+imag(preg(2))*1i;
preg(2)=real(preg(1))+imag(preg(1))*1i;
preg(1)=real(xl)+imag(xl)*1i;
return
```



次頁 Cソース


# MATLAB-to-Cソース変換ー2

## Cソース

```
/* 'map_4D:33' [x1,y1,preqTX]=precoder_f(u1,c1,p1,preqTX); */
/* global v34map */
/* case int32(1) */
/* 'precoder_f:4' y1=u1+c1; */
d_y1->re = u1.re + c1.re;
d_y1->im = u1.im + c1.im;
/* 'precoder_f:5' x1=y1-p1; */
c_x1->re = d_y1->re - p1.re;
c_x1->im = d_y1->im - p1.im;
/* 'precoder_f:6' preq(3)=preq(2); */
b_preqTX[2] = preqTX[1];
/* 'precoder_f:7' preq(2)=preq(1); */
b_preqTX[1] = preqTX[0];
/* 'precoder_f:8' preq(1)=x1; */
b_preqTX[0] = *c_x1;
for (i_Z1 = 0; i_Z1 < 3; i_Z1++) {
    preqTX[i_Z1] = b_preqTX[i_Z1];
}
```



# simulink-to-HDL変換一1



# simulink-to-HDL 變換一2

```
`timescale 1 ns / 1 ns
module SD4_new_filter_block1
    ( clk,reset, enb_1_20_0, uin, uin1,AD4b_in);
    input  clk;
    input  reset;
    input  enb_1_20_0;
    input  [63:0] uin; // double
    input  [63:0] uin1; // double
    output [63:0] AD4b_in; // double
        ||
    wire [63:0] Sum1_out1_1; // ufix64
    wire [63:0] Biquad_Filter_out1; // ufix64
    real Biquad_Filter_out1_double; // double
    real Gain6_out1; // double
    real Gain5_out1; // double
    real Sum3_op_stage2; // double
```

# simulink-to-HDL 変換一3

```
always @* uin_double = $bitstoreal(uin);
// <S4>/Gain
always @* Gain_out1 = 0.001 * uin_double;
always @* uin1_double = $bitstoreal(uin1);
// <S4>/Integer Delay3
always @(posedge clk or posedge reset)
begin : Integer_Delay3_process
  if (reset == 1'b1) begin
    Integer_Delay3_out1 <= 0.0;
  end
  else begin
    if (enb_1_20_0) begin
      Integer_Delay3_out1 <= uin1_double;
    end
  end
end
end
```

# simulink-to-HDL 變換一4

```
    ||
    // <S4>/Sum1
    always @* Sum1_out1 = Gain3_out1 + Integer_Delay1_out1;
    assign Sum1_out1_1 = $realtobits(Sum1_out1);
    // <S4>/Biquad Filter
    Biquad_Filter  u_Biquad_Filter  (.clk(clk),
                                     .enb_1_20_0(enb_1_20_0),
                                     .reset(reset),
                                     .Biquad_Filter_in(Sum1_out1_1), // double
                                     .Biquad_Filter_out(Biquad_Filter_out1) // double
                                    );
    always @* Biquad_Filter_out1_double = $bitstoreal(Biquad_Filter_out1);
    // <S4>/Gain6
    always @* Gain6_out1 = 0.0016666666666666668 * Biquad_Filter_out1_double;
    // <S4>/Gain5
    always @* Gain5_out1 = 0.003333333333333333335 * Sum1_out1;
    always @* Sum3_op_stage2 = Gain6_out1 + Gain5_out1;
```


# simulink-to-HDL変換一5

```
        ||
// <S4>/Sum2
always @* Sum2_out1 = Gain4_out1 + Integer_Delay2_out1;
// <S4>/c8
always @* c8_out1 = 8.0 * Sum2_out1;
assign AD4b_in = $realtobits(c8_out1);
// <S4>/Scope
endmodule // SD4_new_filter_block1
```


---

## 6. CPU速度の進化

# MATLAB以前のモデム開発



# MATLAB以後のモデム開発





# 将来の通信LSI開発の手法

MATLABシミュレーション

高速単純部分(物理層)

Simulink

HDL

FPGA

低速複雑部分(上位層)

MATLAB-m

C言語

CORTEX-A9

Xilinx-Zynq-7000

# Xilinx-Zynq-7000 その1

## 機能一覧

表 1 : Zynq-7000 All Programmable SoC

Zynq-7000 All Programmable SoC							
デバイス名	Z-7010	Z-7015	Z-7020	Z-7030	Z-7035	Z-7045	Z-7100
デバイス番号	XC7Z010	XC7Z015	XC7Z020	XC7Z030	XC7Z035	XC7Z045	XC7Z100
プロセッシングシステム	プロセッサ コア	CoreSight™ を搭載したデュアル ARM® Cortex™-A9 MPCore™					
	プロセッサの拡張機能	各プロセッサに NEON™ および単精度/倍精度浮動小数点ユニット					
	最大周波数	667MHz (-1); 766MHz (-2); 866MHz (-3)			667MHz (-1); 800MHz (-2); <u>1GHz (-3)</u>		667MHz (-1); 800MHz (-2)
	L1 キャッシュ	各プロセッサに 32KB 命令キャッシュと 32KB データ キャッシュ					
	L2 キャッシュ	512KB					
	オンチップ メモリ	256KB					
	外部メモリ サポート <sup>(1)</sup>	DDR3、DDR3L、DDR2、LPDDR2					
	外部スタティック メモリ サポート <sup>(1)</sup>	クワッド SPI x2、NAND、NOR					
	DMA チャンネル	8 (4 つはプログラマブル ロジック専用)					
	ペリフェラル <sup>(1)</sup>	UART x2、CAN 2.0B x2、I2C x2、SPI x2、32b GPIO x4					
DMA 内蔵ペリフェラル <sup>(1)</sup>	USB 2.0 (OTG) x2、トライモード ギガビット イーサネット x2、SD/SDIO x2						
セキュリティ <sup>(2)</sup>	RSA 認証、256 ビットの AES および SHA 複合/認証によるセキュアブート						

# Xilinx-Zynq-7000 その2

表 1 : Zynq-7000 All Programmable SoC (続き)



Zynq-7000 All Programmable SoC									
デバイス名	Z-7010	Z-7015	Z-7020	Z-7030	Z-7035	Z-7045	Z-7100		
デバイス番号	XC7Z010	XC7Z015	XC7Z020	XC7Z030	XC7Z035	XC7Z045	XC7Z100		
プロセッシングシステムと プログラマブルロジックの インターフェイスポート (プライマリインターフェイスおよび 割り込みのみ)	AXI 32ビットマスター x2、AXI 32ビットスレーブ x2 AXI 64ビット/32ビットメモリ x4 AXI 64ビットACP 16個の割り込み								
プログラマブルロジック	相当するザイリンクス7シリーズ プログラマブルロジック	Artix®-7 FPGA	Artix-7 FPGA	Artix-7 FPGA	Kintex®-7 FPGA	Kintex-7 FPGA	Kintex-7 FPGA	Kintex-7 FPGA	
	プログラマブルロジックセル (ASICゲート相当数) <sup>(3)</sup>	28Kロジック セル (~430K)	74Kロジック セル (~1.1M)	85Kロジック セル (~1.3M)	125Kロジック セル (~1.9M)	275Kロジック セル (~4.1M)	350Kロジック セル (~5.2M)	<u>444Kロジック セル (~6.6M)</u>	
	ルックアップテーブル (LUT)	17,600	46,200	53,200	78,600	171,900	218,600	277,400	
	フリップフロップ	35,200	92,400	106,400	157,200	343,800	437,200	554,800	
	エクステンシブルブロックRAM (36Kbブロックの数)	240KB (60)	380KB (95)	560KB (140)	1,060KB (265)	2,000KB (500)	2,180KB (545)	3,020KB (755)	
	プログラマブルDSPスライス (18×25MACC)	80	160	220	400	900	900	<u>2,020</u>	
	DSPの最大処理速度(対称FIR)	100GMAC	200GMAC	276GMAC	593GMAC	1,334GMAC	1,334GMAC	<u>2,622GMAC</u>	
	PCI Express® (ルートコンプレックス またはエンドポイント) <sup>(4)</sup>	—	Gen2 x4	—	Gen2 x4	Gen2 x8	Gen2 x8	Gen2 x8	
	アナログミックスドシグナル(AMS)/ XADC	最大17の差動入力を備えた12ビット1MSPS ADC x2							
	セキュリティ <sup>(2)</sup>	AESおよびSHA 256bによるブートコードおよびPLのコンフィギュレーション、復号、認証							

**=カスタムLSIはもはや必要が無い！！**

## 「ムーアの法則」の終えん ???

LSI の微細化は、加工技術やデバイス動作の物理限界により、20nm 程度で頭打ちになると予測され、10 年程度で「ムーアの法則」は終えんを迎えると考えられている。

# FinFETが時代をブレーク



ファウンドリ各社の16/14nm 3DトランジスタFinFETプロセスは、20nmプロセスに対してパフォーマンスロジックチップのサイズが縮小する。これは、FinFETプロセスで、スタンダードセルが大きく変わるからだ。特に高性能チップ用のセルライブラリは、セルのサイズが小さくなり、より小さいサイズで高性能を達成できるようになる。

---

## 7. ハードモデムからソフトモデムへ


# ソフトモデム移行への必然性

---


1. DSPはすでに、新規開発されていない。
2. 専用LSI (ASSP) のレイアウトルール縮小
  - 130nmから30nmへの移行により、  
====> **130nm拡散工場の消滅**
  - 30nmマスク枚数が増加し、開発費の増加、約2億円
  - 検証作業が複雑化  
====> **ASSPの生産打ち切り(ディスコン)**
3. チップ供給は、年間200万個を切ると、供給されない。  
====> **汎用CPUによるソフトモデムへ移行**

# センターサーバーのソフトモデム化

現状



移行後(みなし音声方式)






# 複数チャンネル対応可能

- AD/DA 1個で、1チャンネルのモデム実装可能
- V34送受信は120MFROPSで実行可能、  
1GHz-CPU=8チャンネル対応

## ソフトFAX



---

ご清聴ありがとうございました。

<http://www.egretcom.com>